当前位置: 首页 >> 机械泵

0 femtoPHY IP的面积小于0

2020-02-19 0人读过
采用14/16nm FinFET和28nm工艺的小片芯占用面积PHY降低了消费类、移动、存储及网络应用的硅成本

美国加利福尼亚州山景城,2014年4月29日 —

亮点:

DesignWare USB 2.0 femtoPHY IP的面积小于0.2平方毫米,DesignWare USB .0 femtoPHY的面积小于0.5平方毫米,使设计师能够节省面积并降低整体硅成本
DesignWare USB .0 femtoPHY完全支持USB 2.0,与全球数十亿部设备兼容
具有关闭电源后保留数据的功能,在确保数据被保存的同时延长电池寿命;支持USB 电池充电v1.2版规范(USB Battery Charging v1.2),以确保便携式设备的高效充电
DesignWare USB femtoPHY采用减少引脚数量的设计,从而将SoC的外部面积和宽度降至最低
带有DesignWare USB femtoPHY的28nm和14nm FinFET工艺的消费类芯片已成功流片

为加速芯片和电子系统创新而提供软件、知识产权(IP)及服务的全球性领先供应商新思科技公司(Synopsys, Inc.,纳斯达克股票市场代码:SNPS)今日宣布:通过推出全新的DesignWare USB femtoPHY系列IP,已将USB PHY的实现面积缩小多达50%;从而可在28nm和14/16nmFinFET工艺节点上,将USB PHY设计的片芯占用面积和成本降至最低。采用28nm和14nm FinFET硅工艺的DesignWare USB femtoPHY已展示出稳固的性能,使设计师能够在先进工艺技术节点上实现该IP,同时降低系统级芯片(SoC)设计风险。DesignWare USB .0和USB 2.0 femtoPHY专为极小面积而优化,满足了诸如智能手机和平板电脑等移动设备,以及诸如数字电视、存储等网络应用等大批量消费应用的严苛要求。

DesignWare USB .0和USB 2.0 femtoPHY IP(DWC SS USB femtoPHY Samsung 14nm FinFET和DWC HS USB femtoPHY Samsung 14nm FinFET)已经在第三方实验室中通过了USB-IF一致性测试。DesignWare USB femtoPHY达到或超过了USB-IF标准规范,包括5V耐压和 . V信令体制,提供了有利于系统配置运行全部规格定义功能的强大性能。DesignWare USB femtoPHY支持所有的USB应用模式,为系统设计师提供了一系列多样化的SoC设计选项。DesignWare USB .0和USB 2.0 femtoPHY两个产品都支持Hi-Speed高速、Full-Speed全速和Low-Speed低速运行,以及作为主控、设备和OTG等不同配置,同时DesignWare USB .0 femtoPHY还支持超高速USB运行(USB .0)。

“基于我们长期成功使用DesignWare USB IP的经验,我们实现了带有高品质DesignWare USB .0和USB 2.0 femtoPHY IP芯片的一次流片成功,”三星电子晶圆代工市场营销副总裁Shawn Han博士表示:“在三星晶圆代工厂中制造的带有DesignWare USB femtoPHY IP的芯片,是首款采用14 nm FinFET工艺的、通过了USB-IF认证的芯片。通过集成一个面积显著缩小的PHY,提高了我们客户系统级芯片的竞争力,并且简化了添加USB连接的过程。Synopsys的DesignWare femtoPHY够满足大批量移动和消费类应用的成本、功耗、性能和上市时间的需求,它们对于我们在这些快速发展的市场中获得成功至关重要。”


该图显示了14nm FinFET工艺技术的Synopsys DesignWare USB .0 femtoPHY的优异性能和宽泛余量

Synopsys开发的USB .0和USB 2.0 femtoPHY IP使设计师能够为其应用选择最佳实现方式,而不牺牲USB一致性认证所要求的功能或性能。需要高性能的设计可以使用USB .0 femtoPHY符合SuperSpeed USB(USB .0)规范的5.0 Gbps数据传输速率。需要较低性能的应用可以使用USB 2.0 femtoPHY符合Hi-Speed USB(USB 2.0)规范的480MHz传输速率。两种DesignWare USB femtoPHY都能够将SoC外部所需的引脚数量降至最低,以进一步缩减SoC的面积和成本。当PHY闲置时,关闭电源这一功能可将电池耗电量降至最低,同时保持所有的PHY状态,以确保快速、精确的上电后功能。此外,DesignWare USB femtoPHY支持广为使用的v1.2USB电池充电规范和USB On-The-Go (OTG) v2.0协议。

“18多年来,作为USB-IF的一名活跃成员,Synopsys一直不断地开发相关IP产品,简化了USB .0和USB 2.0接口的集成和应用,”USB应用者论坛总裁兼首席运营官Jeff Ravencraft表示道:“获得USB-IF认证表明一款产品符合USB-IF的互操作性标准,并且符合相应的USB规范。Synopsys提供的全新的、面积更小的DesignWare USB .0和USB 2.0 femtoPHY,使制造商能够将该技术引入其SoC中。”

“SoC设计师已经依靠Synopsys 在 ,000多款设计和100多种工艺技术中实现了USB接口,使我们十多年来一直领跑USB IP供应,”Synopsys IP与原型设计市场营销副总裁John Koeter表示:“我们能够为先进工艺技术提供高质量IP这样的专业技术和成功记录,使设计师可集成能够可靠地满足其严格应用需求的IP。随着DesignWare USB .0和USB 2.0 femtoPHY IP的面市,以及在FinFET工艺中成功流片,我们将能够帮助我们的客户满足业界对更小的、高性价比的、高性能的SoC需求。”

供货

采用领先14/16 nm FinFET 和28 nm工艺节点的DesignWare USB 2.0和USB .0 femtoPHY IP现在已经开始供货。

关于DesignWare IP

新思科技(Synopsys)是一家为各种SoC设计提供高质量并经硅验证IP解决方案的领先供应商,其丰富的DesignWare IP产品组合包括完整的接口IP解决方案(包括支持多种常用协议的控制器、PHY和下一代验证IP),模拟IP,各种嵌入式存储器,逻辑库,处理器解决方案和子系统。为了支持软件开发及IP的软硬件集成,Synopsys还为其多种IP产品提供驱动软件、事务级模型和原型。Synopsys的 HAPS 基于FPGA的原型解决方案支持在系统环境中验证IP和SoC。Synopsys的Virtualizer 虚拟原型工具箱使开发人员能够比传统方法提前很久就开始为IP或者整个SoC开发软件。凭借一种稳健的IP开发方法学,以及在质量、IP原型、软件开发及综合性技术支持等领域内的大力投入,Synopsys使设计师能够加快产品的上市并降低集成风险。如需更多有关DesignWare IP的信息,请访问:http://www.synopsys.com/designware。

关于Synopsys

Synopsys有限公司(Nasdaq:SNPS)加速了全球电子市场中的创新。作为电子设计自动化(EDA)和半导体IP领域内的领导者,Synopsys提供的软件、IP和设计服务可帮助工程师应对设计、验证、系统和制造中的各种挑战。自1986年以来,世界各地的工程师使用Synopsys的技术已经设计和创造了数十亿个芯片和系统。更多信息,请访问:http://www.synopsys.com。
脑血栓能吃通心络吗
老年人骨质疏松吃什么药好
婴幼儿腹泻的原因